Потом в этом АЛУ происходит непосредственно выполнение команды и запись результата и его признаков (например, нуля и знака) в соответствующие регистры. И в конце концов, данные из РР переписываются в оперативную память, а из РПр - в регистр флагов процессора (в ЦП Pentium он обозначается как FLAGS). Также сюда можно добавить формирование адреса следующей команды, но его можно произвести и на одном из предыдущих этапов.

Этот простой пример иллюстрирует структуру четырех- или пятиступенчатого конвейера, причем такого, который не привязан к какой-либо конкретной архитектуре. То есть теоретически такую "производственную линию" можно реализовать и в процессорах CISC, но вот практически это весьма проблематично в силу резких перепадов в сложности и размерах их команд, приводящих к трудностям их декодирования и мудрености итогового устройства.

И хоть далеко не последний (по дате разработки) из CISC-процессоров Intel 8086 - родоначальник серии х86 - имел примитивный конвейер (разделение этапов проходило между операциями выборки и непосредственно исполнения), "чистые" представители CISC в деле развития конвейерной архитектуры не очень-то преуспели - выпущенный через одиннадцать лет после первого 86-го (в 1989 году) i486 располагал лишь конвейером из пяти этапов.